PDDR4 は、DDR4 メモリのモバイル版です。DDR4と比較して、帯域幅を犠牲にして消費電力を削減できます。 LPDDR4 にはデュアル 16 ビット チャネルがあり 、DIMM ごとに合計バスが 32 ビットになります。これに対し、DDR4 は DIMM ごとに 1 つの 64 ビット チャネルを備えています。LPDDR4 は、チャネルあたり合計 (16 ワード x 16 ビット) 256 ビット/32 バイトで 16n の広範なプリフェッチを採用することでこれを補い、両方のチャネルを合わせるとその 2 倍になります。
一方、DDR4 には、チャネルごとに 2 つの 8n プリフェッチ バンクがあり 、コントローラーとの間でデータを一度に転送します。2 つのパスは別々で、2 つの独立した 8n プリフェッチを実行できます。これは、マルチプレクサを使用して内部バンクを時分割多重化することによって行われます。この結果、各グループの合計は 8 ワード x 64 ビット = 512 ビット (64 バイト) /サイクルになります。
DDR4と比較して、LPDDR4は消費電力を削減しますが、帯域幅を犠牲にします。LPDDR4 にはデュアル 16 ビット チャネルがあり、合計バスは 32 ビットになります。それに比べて、DDR4 には 64 ビット チャネルがあります。
LPDDR4 は、16 BL が主に使用されますが、16 から 32 (256 または 512 ビット、32 または 64 バイト) の範囲のより柔軟なバースト長も備えています。一方、DDR4 は、サイクルあたり 8 (128 ビットまたは 16 バイト) のバースト長に制限されていますが、各バンクは追加の転送を実行できます。
burst-length の意味を理解するには、メモリがどのようにアクセスされるかを知る必要があります。CPU またはキャッシュが新しいデータを要求すると、アドレスがメモリ モジュールと必要な行に送信され、列が配置されます (存在しない場合は、新しい行が読み込まれます)。各ステップの後に遅延があることに注意してください。
その後、列全体がメモリバスを介してバーストで送信されます。DDR4 の場合、各バーストは 8 (または 16B) でした。DDR5では、32個(最大64B)まで増えました。クロックごとに 2 つのバーストがあり、それらは実効データ レートで発生します。さらに、LPDDR4と同様に、DDR5にはDIMMごとに2つの32ビットチャネルがあり、デュアルDIMM構成では合計4つのチャネルがあります。プリフェッチと BL も 16 に増えました。この数値は、メモリ内の各キャッシュ ラインが同じサイズであるため、理想的です。
この設計により、LPDDR4は標準のDDR4メモリと比較して電力効率がはるかに高く、バッテリースタンバイ時間が最大8〜10時間のスマートフォンでの使用に最適です。MicronのLPDDR4 RAMは、2133MHzのクロックで4266 MT / sの転送速度で標準を超え、Samsungは1600MHzのクロックと3200 MT / sの転送速度ですぐ後に続きます。さらに、以下の表(ウィキペディアから)でわかるように、LPDDR4(1.1v)は、同等またはそれ以上のI / Oバスクロックを備えているにもかかわらず、DDR4(1.3v)よりもはるかに低い電圧を持っています。DDRLPDDRの
最後に、メモリバンクの問題があります。繰り返しになりますが、LPDDR4は低電力オーバーパフォーマンスに最適化されていますが、DDR4メモリはその逆です。DDR4メモリは16のバンクグループで構成され、各メモリバンクには4つの個別のメモリバンクがパックされていますが、 LPDDR4およびLPDD4X DIMMにはチャネルごとに合計8つのメモリバンクがあり、全体の数は16(16ビット×2)になります。LPDDR5 は DDR4 と同様の構造を採用していますが、それについてはまた別の機会に説明します
LPDDR4 vs LPDDR4X: 違いは何ですか?
DDR5が電圧と消費電力を減らすのと同様に、LPDDR4Xも同じことを行います。 I/O電圧を50%(1.12〜0.61v)削減し、メモリとメモリコントローラの両方の消費電力を大幅に削減します。
さらに、 LPDDR4Xは帯域幅を3200MT/sから4266MT/s (OCなし)に増やします。これは、より高速なI/Oバスクロック(1600MHz〜2134MHz)とメモリアレイ(200〜266.7MHz)の結果です。コマンドバスとアドレスバスは、6ビットのSDRスペースで保持されています。最後に、オンチップのスペースが少なくて済み、1つのパッケージで最大12GBのDRAMで構成できます。欠点としては、LPDDR4X は LPDDR4 と下位互換性がありません。デバイスが高速なLPDDR4メモリと互換性がある場合でも、LPDDR4Xでは動作しない場合があります。
LPDDR4/LPDDR4xとLPDDR5とDDR5の比較
LPDDR5は、LPDDR4およびLPDDR4xよりもさらに電力効率が高く、ダイナミック電圧スケーリング(DVS)の使用により、負荷ごとに電圧を調整し、メモリ周波数を調整します。LPDDR4/4xと同様に、LPDDR5もデュアル16ビットチャンネルを搭載し、バースト長は最大32(主に16)です。
一方、DDR5 は、DIMM ごとに 2 つの 32 ビット チャネル (DDR4 はチャネルごとに 1 つの 64 ビット) を備えており、バースト長とチャネルあたりのプリフェッチは 16n です (DDR4 は半分でした)。DDR5とLPDDR5はどちらも、JEDEC規格に従って最大6400Mbpsの速度をサポートしますが、モジュールの最初の波では見られません。また、LPDDR5は、VDDで1.05/0.9V、I/Oで0.5/0.35Vという低い動作電圧で、チャネルあたり最大32Gbの密度を向上させます。
LPDDR5 DRAMs | LPDDR4 DRAMs | |
デバイスサイズ | 2Gb から 32Gb (チャネルあたり) 4、8、16 バンク デバイス 1k、2k、4k ページ サイズ | 2Gb から 16Gb (チャネルあたり) 8 バンク デバイス、2k ページ サイズ |
速度 | 最大 6400 Mbps | 最大 4266 Mbps |
電圧 | 1.8V DRAMアレイ 1.05V / 0.9V コア 0.5V / 0.3V I/O | 1.8V DRAMアレイ 1.1Vコア 1.1V / 0.6V I/O |
ダイナミック電圧スケーリング(DVS)の使用により、LPDDR5は、高周波数で動作する場合は1.05V(C)と0.5V(I/O)、低周波数で動作する場合は0.9V(C)と0.3V(I/O)の2つの電圧モードをサポートできます。
LPDDR5の機能には、SoCタイミングクロージャを容易にするコマンド/アドレス(C/A)クロック(CK)用の新しいスケーラブルなクロッキングアーキテクチャ、および決定フィードバックイコライザー(DFE)、電力を節約するためのWrite X機能、メモリチャネルRASを強化するためのリンクECCなど、DDR5のほとんどの機能が含まれます。
最後に、LPDDR5 は、より柔軟なバンク構造も備えています。 DDR5 には 32 バンクがパックされていますが、モバイル バリアントは 4 から 16 のバンクまでさまざまで、最大 4 つのバンク グループがあります (ただし、1 から 2 が標準です)。全体として、LPDDR5は、LPDDR4 / LPDDR4xの柔軟性を維持しながら、モバイルメモリの周波数と帯域幅とともに電力効率を向上させます。