AMDのRyzen CPUは、 CCDおよび/またはCCXと呼ばれるコアコンプレックスで構成されています。しかし、CCXとは何であり、AMDプロセッサのCCDとどのように異なるのでしょうか?見てみましょう。AMDの最近の消費者市場における成功には、多くの要因があります。しかし、 チップレットまたはMCM 設計(マルチチップモジュール)がその中心にあります。これにより、AMDはコア数を消費者市場でこれまでにない数字にまで増やすことができ、ある種の革命の基礎を築くことができました。
Ryzen 9 5950Xは16コア、Threadripperのフラッグシップである3990Xは、Epyc Romeのパーツと同じ64という非常識なコア数を誇っています。これは、どの価格帯でも、AMDは値下げ後もIntelよりも多くの コア、スレッド を提供できるため、マルチスレッドのパフォーマンスが向上することを意味します。
AMD CCDおよびCCXとは
これら2つの機能ユニットは、AMDのRyzenに対するモジュラーアプローチの中核をなすものです。Ryzenプロセッサーの基本ユニットは、共有L3キャッシュを備えたクアッドコア/オクタコアCPUチップレットである CCXまたはCore Complexです。新しいRyzen 3000および5000のパーツでは、L3の量が多く、「ゲームキャッシュ」と呼ばれています。
Ryzenプロセッサーの基本ユニットは、共有L3キャッシュを備えたクアッドコア/オクタコアCPUモデルであるCCXまたはCore Complexです。
CCXをRyzen の基本的な機能ユニットにすることには、長所と短所があります。マイナス面は、AMDが最低4つのコアを支払う必要があるため、製造のベースラインコストがやや高くなる可能性があることです。ただし、これは、Team Red が部分的に機能する CCX を 2 つまたは 3 つの機能コアで回収し、異なる SKU を作成するという事実によって相殺されます。例えば、Ryzen 5 5600Xは2つのCCX/CCDを搭載しており、それぞれに1つのコアが無効になっており、合計6つの機能コアがあります。
ただし、CCXはシリコンダブの基本 単位 ですが、アーキテクチャレベルでは、CCDまたはコアチップレットダイが抽象化の最低レベルです。これは、すべてのRyzen / Epycプロセッサで使用するために大量に製造された基本的なCPUユニット(ダイ)です。CCDは、Infinity Fabric Interconnectを使用してペアになった1つまたは2つのCCXで構成されます。すべてのRyzenパーツは、クアッドコアパーツであっても、少なくとも1つのCCDとともに出荷されます。CCXごとに無効になっているコアの数が異なるだけです。
Zen 3での変更点:フェルメールとミラノ
Zen 3ベースのRyzen 5000とMilanプロセッサにより、AMDはCCDに2つのCCXという概念を捨てることを目指しています。代わりに、ダイ上の32MBのキャッシュ全体にアクセスできる8コアCCD(またはCCX)を取得しています。つまり、コア間のレイテンシが小さくなり、CCD上の各コアのキャッシュが増え、キャッシュ帯域幅が広くなります。これらの要因により、レビューで見たように、ゲームのワークロードのパフォーマンスが大幅に向上します。
AMDはZen 3 CCDで双方向リングバスを使用し、サイクルあたり最大32バイトのデータ転送を可能にし、帯域幅をさらに拡大し、遅延を削減しました。その影響は、レビューで見たように、コア間の帯域幅で最も明白です。
Team Redは、 Zen 4cと16コアCCD を使用して、クラウド市場向けのBergamo形式の128コアプロセッサを設計しています。主流のRyzenおよびEpycプロセッサは、今後数世代にわたって8コアCCDを使用し続ける必要があります。
Intelのモノリシックデザインと未来
CCDとCCXの概念を念頭に置くと、チップレット設計の最大の利点であるスケーリングがはるかに簡単にわかります。Intelは、CPU設計にモノ リシックアプローチ と呼ばれるものを使用しています。それが製造するすべてのCPUは、一定数のコアを持つ個別の設計になっています。製造が行われるとき、特定の設計のすべてのコア が完全に機能する必要があります。Intelは、部分的に機能している部品を単に捨てます。小型のデュアルコアプロセッサやクアッドコアプロセッサの場合、これは非常に理にかなっています。デュアルコアプロセッサの製造コストは安くなります。
ただし、シリコンの歩留まりが 100%になることはないため、設計が大きくなるとコストは指数関数的に増加します。10コア以上になると、すべての機能CPUについて、Intelは少なくとも 1つの欠陥部品を廃棄することが事実上保証されます:その部品を廃棄するためには、1つのコアだけが機能しない必要があることを覚えておいてください。実際には、IntelのXeon HPCラインナップの部品は5桁を超えることになります。また、Intelが1つの設計で実装できるコア数には上限があることも意味します:Xeonは現在約40コアで上限に達していますが、AMDはEpyc Romeで64コアを提供しています。
Sapphire Rapids-SPでは、Intelは4つの20コアダイ(それぞれに2つが無効)を備えたチップレットベース(タイル)設計を使用しています。これにより、全体のコア数が 56 に押し上げられます。Xeons(SapphireとEmerald Rapids)は、チップレット(タイル)デザインを採用した最初の優良チップであり、消費者クラスのCore Ultraプロセッサ(Meteor Lake)もそれに続きました。
