AMD의 Ryzen CPU는 CCD 및/또는 CCX라고 하는 코어 컴플렉스로 구성됩니다. 그러나 CCX는 무엇이며 AMD 프로세서의 CCD와 어떻게 다릅니까? 한 번 보자. AMD가 최근 소비자 시장에서 성공을 거둔 데에는 여러 가지 요인이 있습니다. 그러나 칩렛 또는 MCM 설계(멀티칩 모듈)가 그 핵심입니다. 이를 통해 AMD는 소비자 시장에서 전례 없는 수치로 코어 수를 늘리고 일종의 혁명을 위한 토대를 마련할 수 있었습니다.
Ryzen 9 5950X는 16코어를 특징으로 하는 반면 Threadripper의 주력 제품인 3990X는 Epyc Rome 부품과 동일한 64개의 미친 코어 수를 자랑합니다. 이는 주어진 가격대에서 AMD가 가격 인하 후에도 Intel이 제공할 수 있는 것보다 더 많은 코어, 더 많은 스레드 , 따라서 더 나은 멀티스레드 성능을 제공할 수 있음을 의미합니다.
AMD CCD 및 CCX란 무엇입니까?
이 두 가지 기능 단위는 Ryzen에 대한 AMD의 모듈식 접근 방식의 핵심입니다. Ryzen 프로세서의 기본 단위는 공유 L3 캐시가 있는 쿼드 코어/옥타 코어 CPU 칩렛인 CCX 또는 Core Complex입니다. 최신 Ryzen 3000 및 5000 부품에서는 L3의 양이 더 높으며 이를 “Gamecache”라고 합니다.
Ryzen 프로세서의 기본 단위는 공유 L3 캐시가 있는 쿼드 코어/옥타 코어 CPU 모델인 CCX 또는 Core Complex입니다.
CCX를 Ryzen의 기본 기능 단위로 사용하는 데에는 장단점이 있습니다. 부정적인 점은 AMD가 최소 4개의 코어에 대해 비용을 지불해야 하기 때문에 기본 제조 비용이 다소 높을 수 있다는 것입니다. 그러나 이는 Team Red가 서로 다른 SKU를 생성하기 위해 2개 또는 3개의 기능 코어가 있는 부분적으로 작동하는 CCX를 회수한다는 사실에 의해 상쇄됩니다. 예를 들어, Ryzen 5 5600X에는 2개의 CCX/CCD가 있으며, 각 CCD에는 하나의 코어가 비활성화되어 총 6개의 기능 코어가 있습니다.
그러나 CCX는 실리콘 dabbed 의 기본 단위 이지만 아키텍처 수준에서는 CCD 또는 Core Chiplet Die가 가장 낮은 추상화 수준입니다. 모든 Ryzen/Epyc 프로세서에서 사용하기 위해 대량으로 제조되는 기본 CPU 장치(다이)입니다. CCD는 Infinity Fabric Interconnect를 사용하여 함께 쌍을 이루는 하나 또는 두 개의 CCX로 구성됩니다. 쿼드 코어 부품을 포함한 모든 Ryzen 부품에는 최소 1개의 CCD가 함께 제공됩니다. CCX마다 비활성화된 코어 수가 다를 뿐입니다.
Zen 3: Vermeer와 Milan의 변경 사항
Zen 3 기반 Ryzen 5000 및 Milan 프로세서를 통해 AMD는 CCD에서 두 개의 CCX 개념을 버리는 것을 목표로 합니다. 대신, 우리는 주사위에 있는 전체 32MB의 캐시에 액세스할 수 있는 8코어 CCD(또는 CCX)를 얻고 있습니다. 즉, 코어 간 대기 시간이 짧아지고, CCD의 각 코어에 대한 캐시가 증가하며, 캐시 대역폭이 넓어집니다. 이러한 요인은 리뷰에서 보았듯이 게임 워크로드에서 상당한 성능 향상을 가져와야 합니다.
AMD는 Zen 3 CCD와 함께 양방향 링 버스를 사용하여 주기당 최대 32바이트의 데이터를 전송할 수 있어 대역폭을 더욱 높이고 대기 시간을 줄였습니다. 그 영향은 리뷰에서 보았듯이 코어 간 대역폭에서 가장 분명합니다.
Team Red는 Zen 4c와 함께 16코어 CCD 를 사용하여 클라우드 시장을 위한 Bergamo 형태의 128코어 프로세서를 설계합니다. 주류 Ryzen 및 Epyc 프로세서는 다음 몇 세대 동안 8코어 CCD를 계속 사용해야 합니다.
인텔의 모놀리식 설계와 미래
CCD 및 CCX의 개념을 염두에 두면 칩렛 설계의 가장 큰 이점인 스케일링을 훨씬 쉽게 확인할 수 있습니다. 인텔은 CPU 설계에 모 놀리식 접근 방식을 사용합니다. 그것이 만드는 모든 CPU는 특정 수의 코어가 있는 개별 설계를 가지고 있습니다. 제조가 이루어질 때 특정 설계의 모든 코어가 완벽하게 작동해야 합니다. 인텔은 부분적으로 기능하는 부품을 버립니다. 더 작은 듀얼 및 쿼드 코어 프로세서의 경우, 이는 매우 의미가 있습니다: 듀얼 코어 프로세서를 제조하는 데 비용이 적게 듭니다.
그러나 실리콘 수율이 100%가 아니기 때문에 설계가 클수록 비용이 기하급수적으로 증가합니다. 10개 이상의 코어에 도달하면 모든 기능 CPU에 대해 Intel이 하나 이상의 결함 있는 부품을 폐기한다는 것이 사실상 보장됩니다. 부품을 폐기하려면 하나의 코어만 작동하지 않아야 합니다. 실제로 이는 Intel의 Xeon HPC 라인업의 부품이 5자리 수를 초과한다는 것을 의미합니다. 이는 또한 Intel이 단일 설계에서 실행 가능하게 구현할 수 있는 코어 수에 상한이 있음을 의미합니다: Xeon은 현재 약 40개의 코어를 제공하는 반면 AMD는 Epyc Rome과 함께 최대 64개의 코어를 제공합니다.
Sapphire Rapids-SP를 통해 인텔은 4개의 20코어 다이(각각 2개씩 비활성화됨)가 있는 칩렛 기반(타일식) 설계를 사용하고 있습니다. 이렇게 하면 전체 코어 수가 56개로 늘어납니다. Xeons(Sapphire 및 Emerald Rapids)는 칩렛(타일식) 설계를 채택한 최초의 블루칩이었으며, 소비자급 Core Ultra 프로세서(Meteor Lake)도 그 뒤를 이었습니다.
